Xilinx

Vivado Design Suite предлагает новый подход к достижению сверхвысокой продуктивности разработки при использовании следующего поколения языков С/С++ и проектирования, основанного на IP ядрах. Предлагается несколько редакций Vivado Design Suite: HL System Edition, HL Design Edition и HL WebPACK Edition.

Новые редакции HLx обеспечивают команду разработчиков средствами и методологиями, необходимыми для эффективного использования инструментов, основанных на С и повторно используемых IP ядрах, интегрированной автоматизации настройки и ускоренного подхода к достижению требуемых временных характеристик. В сочетании с разработанным Xilinx методическим руководством UltraFast High-Level Productivity Design Methodology Guide эти средства обеспечивают уникальную и проверенную комбинацию для повышения продуктивности команды разработчиков, позволяя им работать на высоких уровнях абстракции и облегчить повторное использование дизайна. Поддерживаются следующие семейства устройств: Virtex UltraScale+, Kintex UltraScale+, Virtex UltraScale, Kintex UltraScale, Virtex-7, Kintex-7, Artix-7, Zynq-7000 SoC и Zynq UltraScale+ MPSoC.

Ускоренное высокоуровневое проектирование

Программно-определяемая генерация IP-ядер

Интеграция IP-ядер на базе блоков и Vivado IP Integrator

Интеграция моделей устройств цифровой обработки сигналов совместно с System Generator for DSP

Ускоренная верификация

Логический симулятор Vivado

Встроенный симулятор для проектов смешанного типа (Verilog/VHDL)

Интегрированные и отдельные средства программирования и отладки

Ускорение верификации более чем в 100 раз при использовании инструментов системного уровня C, C++, SystemC в Vivado HLS

Ускоренная реализация

4-кратное ускорение размещения и трассировки

20% улучшение плотности компоновки

Ускорение проекта вплоть до 3 градаций скорости (speed grade) для ПЛИС начального и среднего уровня, и снижение потребляемой мощности до 35% для ПЛИС большой емкости